

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-017098

(43)Date of publication of application : 22.01.1999

(51)Int.CI. H01L 25/00
H01L 27/10


(21)Application number : 09-169222 (71)Applicant : NEC CORP
(22)Date of filing : 25.06.1997 (72)Inventor : ABE KAZUHIKO

(54) MEMORY MODULE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an inexpensive memory module on which a random access semiconductor memory having an incorrect address can be mounted without discarding it.

SOLUTION: A memory module is mounted with random access semiconductor memories 4-6 which include an incorrect address. The information related to the incorrect address is written in an electrically writable nonvolatile memory 7, and the memory 7 is mounted on the same module. Thus, the incorrect address in the memory area is set not to be read out to the external for use by a computer system.



(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-17098

(43)公開日 平成11年(1999)1月22日

(51) Int. Cl. ⁶ H01L 25/00 27/10	識別記号 495	序内整理番号 F I H01L 25/00 27/10	技術表示箇所 A 495
---	-------------	--------------------------------------	--------------------

審査請求 有 求項の数 3 O.L. (全 5 頁)

(21)出願番号 特願平9-169222
(22)出願日 平成9年(1997)6月25日


(71)出願人 000004237
日本電気株式会社
東京都港区芝五丁目7番1号
(72)発明者 阿部 和彦
東京都港区芝五丁目7番1号 日本電気株
式会社内
(74)代理人 弁理士 丸山 隆夫

(54)【発明の名称】メモリモジュール

(57)【要約】

【課題】 不良番地を有したランダムアクセス半導体メモリはほとんど廃棄されており、完全なランダムアクセス半導体メモリのみが搭載されたメモリモジュールの価格が高くなってしまう課題があった。

【解決手段】 不良番地を含むランダムアクセス半導体メモリ4～6を搭載したメモリモジュールであり、この不良番地に関する情報を電気的に書き込み可能な不揮発性メモリ7に書き込んで同一モジュール上に搭載する。これにより、メモリ領域中の不良番地をコンピュータシステムが外部に読み出して使用しないように設定することが可能となる。



(2)

特開平11-17098

2

【特許請求の範囲】

【請求項1】 基板上に配置された1個以上のランダムアクセス半導体メモリと、前記基板上に配置された接続端子と、前記基板上に設けられたデータ書き込み可能な不揮発性半導体メモリと、前記ランダムアクセス半導体メモリおよび前記不揮発性半導体メモリを前記接続端子と接続する回路配線とを備え。

前記ランダムアクセス半導体メモリのうち少なくとも1個は、一部に不良番地を有しており、前記不良番地に関する情報が前記不揮発性半導体メモリに書き込まれていることを特徴とするメモリモジュール。

【請求項2】 前記不揮発性半導体メモリとして、電気的に消去・書き込み可能なEEPROMを用いたことを特徴とする請求項1記載のメモリモジュール。

【請求項3】 前記ランダムアクセス半導体メモリとして、記憶情報を保持する機能を有したSRAMを用いたことを特徴とする請求項1または2記載のメモリモジュール。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明はメモリモジュールに関し、特に不良番地を有するランダムアクセス半導体メモリを搭載して製造歩留まりを向上し、低価格で提供することが可能なメモリモジュールに関する。

【0002】

【従来の技術】 近年、パソコンコンピュータ等の装置において大容量の記憶装置が求められているが、装置の大きさの制限および拡張性の観点から、コンピュータ装置のボード上に直接ランダムアクセス半導体メモリ、特にDRAMを実装するという方法が減少し、代わりに、回路配線が形成された多層のプリント基板上にDRAM等のランダムアクセス半導体メモリを複数個実装して所定記憶容量とビット幅を構成したメモリモジュールを、ソケットに差し込む形態で使用するコンピュータ装置が主流となっている。

【0003】 これにより、コンピュータ装置のボード上には前記メモリモジュールをボードと電気的に接続するためのソケットだけを半田実装すればよくなり、また、DRAMの配置が平面的配置から垂直方向配置となつたため、DRAMの搭載必要面積が減少して大容量をコンパクトに搭載することが可能となった。また、このメモリモジュール形態は、取り付け取り外しが容易であるため拡張性が高いものとなっている。

【0004】 図3はこのような従来のメモリモジュールの一例を示す構成図であり、図において、31は多層基板、32は回路配線、33は例えば8Mワード×8ビット構成の64MビットDRAM、34はEEPROM、35は前記ソケットに接続するための接続端子である。

【0005】 この例では8Mワード×8ビットのDRAMを8個搭載しているので、8Mワード×64ビット構

成のDRAMモジュールが実現されている。また、JEDEC (Joint Electron Device Engineering Council)において、2KビットのシリアルEEPROMを搭載し、メモリモジュールの構成や特性等を書き込むことが標準化されているメモリモジュールが存在する。

【0006】 また、従来磁気ディスク記憶装置によって行われていた大容量の情報の記憶が、ランダムアクセス半導体メモリの大容量化と価格の低下により、近年DRAM等のランダムアクセス半導体メモリを使用して行われるようになってきており、この分野の用途にも前述のメモリモジュール形態での使用が行われている。

【0007】 これらのメモリモジュールは、動作中に不良が発生してもこれを検知して訂正する為のビットを有したランダムアクセス半導体メモリを備えたECC (Error Correct Code) タイプのメモリモジュールと、動作中に不良が発生しても訂正する機能等を有しないNon-ECCタイプのモジュールに分けられる。例えばNon-ECCタイプのメモリモジュールでは、64ビットのデータバス幅さえあればよいため、8ビット構成のDRAMを使用した場合、8個搭載すればよい。しかしECCタイプでは、通常8ビットを使ってECC機能とするので64ビットバスにさらに8ビット必要となり、前述の8ビット構成DRAMを使用した場合9個搭載される。つまりNon-ECCタイプに対してECCタイプでは、最低1個以上のDRAMを多く使用する必要があり、その分値段が高くなる。

【0008】 一般にパソコンコンピュータ等の装置では、電源を入れた直後に磁気ディスク記憶装置からオペレーションシステムと言われるプログラムを半導体メモリに転送し、その転送されたデータを使用してCPUが演算を行なう。つまり、このデータを転送される部分に不良があった場合、正しいプログラムが記憶されていないことになり、動作不良を発生することになる。そのため、このような用途のメモリモジュールに搭載されるDRAMは完全に全ビットが良品であることが求められる。

【0009】 一方、特にオーディオ用に音声記憶の用途で用いられるランダムアクセス半導体メモリは、実使用時に数ビットの不良番地があつても実使用上問題にならず、そのため、従来から完全な良品であるランダムアクセス半導体メモリよりも安価である不良番地を有するランダムアクセス半導体メモリが使用されている。このように、不良番地を有するランダムアクセス半導体メモリをメモリモジュールに搭載して使用する機会を増加させることができれば、価格を抑えたメモリモジュールを提供することが可能である。

【0010】 しかし現状は、ランダムアクセス半導体メモリの大容量化により1ビット当たりの単価は大幅に下がってきてはいるが、ランダムアクセス半導体メモリに

(3)

特開平11-17098

3

1ビットでも冗長回路等により救済することが不可能な不良番地があった場合、このランダムアクセス半導体メモリは不良となり廃棄されることになる場合が多い。例えば、64MビットのDRAMでは、67, 108, 863ビットの記憶セルは良品であっても1ビットが不良であるだけでほとんどの場合不良として廃棄されていた。

【0011】

【発明が解決しようとする課題】 上述のように、ランダムアクセス半導体メモリが大容量化している中で、冗長回路等により救済することが不可能な不良番地を有したランダムアクセス半導体メモリはほとんど廃棄されており、メモリモジュールには完全なランダムアクセス半導体メモリのみが搭載されるため、メモリモジュールの価格が高くなってしまう課題があった。

【0012】 また、製品化初期段階では特に廃棄されるランダムアクセス半導体メモリが多く製造歩留まりが特に低いために、製品単価が特に高くなってしまうなどの課題があった。

【0013】 この発明は上記課題を解決するためのものであり、不良番地を含むランダムアクセス半導体メモリを廃棄することなくメモリモジュールに搭載して使用し、これにより、良品であるランダムアクセス半導体メモリのみを使用した場合より安価のメモリモジュールを提供することを目的とする。

【0014】

【課題を解決するための手段】 請求項1記載のメモリモジュールは、メモリモジュールの基板上に搭載されるランダムアクセス半導体メモリのうち少なくとも1個に、一部に不良番地を有したランダムアクセス半導体メモリを用い、前記不良番地に関する情報が書き込まれた不揮発性半導体メモリを前記基板上に設けたものである。

【0015】 請求項2記載のメモリモジュールは、前記不揮発性半導体メモリとして、電気的に消去・書き込み可能なEEPROMを用いたものである。

【0016】 請求項3記載のメモリモジュールは、前記ランダムアクセス半導体メモリとして、記憶情報を保持する機能を有したSRAMを用いたものである。

【0017】

【発明の実施の形態】 次に、本発明の実施の形態について図面を参照して詳細に説明する。

【0018】 実施の形態1. 図1は本発明の実施の形態1によるメモリモジュールを示す構成図であり、図において、1は多層基板(基板)、2は多層基板1にプリントされた回路配線、3は完全良品のDRAM(ランダムアクセス半導体メモリ)、4~6は不良番地を含むDRAM(ランダムアクセス半導体メモリ)、7はEEPROM(不揮発性半導体メモリ)、8は接続端子である。DRAM3および4~6と、EEPROM7は、独立した回路配線2により接続端子8に接続されている。

4

【0019】 この例では、例えば各DRAM3~6が64MビットのDRAMであり、これが8個搭載されているので、完全なDRAMだけで構成されているとすれば512Mビットの容量となる。この512Mビットは実際に536, 870, 912ビットの容量となる。ここで、DRAM4には1ビットの不良番地が存在し、DRAM5には1ワード線(128ビット)の不良番地が存在し、DRAM6には1ブロック(131, 072ビット)の不良部分が存在しているものとする。

【0020】 このメモリモジュール上の各DRAMは、出荷前検査行程における試験装置を用いた検査により不良番地が検出されており、検出されたそれぞれの不良番地、不良ブロック等の不良番地情報が電気的にデータ書き込み可能なEEPROM7に書き込まれている。EEPROM7の書き込み情報は接続端子8を介してパソコンやコンピュータ等において利用され、上記不良番地が使用されないように設定される。これにより、本メモリモジュールは不良部分を除いた536, 739, 711ビットの容量を有するメモリモジュールとなる。

【0021】 なお、本発明のメモリモジュールは、実用上はコンピュータシステムにおける半導体電子ディスク等として用いるのが望ましい。つまり、コンピュータの立ち上げ直後にオペレーションプログラムを格納する目的のシステムメモリ領域としては使用しない。コンピュータシステムが完全なシステムメモリ領域内にオペレーションプログラムを格納して動作を開始した後で、本発明のメモリモジュールのEEPROM7に書き込まれた不良番地情報を読みとり、この番地に以降データの読みとりおよび書き込みをしないように設定する。これにより、536, 739, 711ビットのデータを保存することができるメモリモジュールで構成された半導体電子ディスクとして機能する。

【0022】 以上のように、この実施の形態1によれば、各DRAMの不良番地を出荷前検査行程において検出してこれをEEPROM7に書き込み、パソコンやコンピュータ等において上記不良番地が使用されないように設定するようにしたため、不良番地を含むDRAMを廃棄することなくメモリモジュールに搭載して使用することが可能となる。例えば、製品歩留まりが生産化初期段階で低い70%程度の場合でも、本発明のメモリモジュール用に使用できるDRAMが20%ぐらい含まれるため、全体としての製品単価を下げることができ、良品であるDRAMのみを使用した場合より安価のメモリモジュールを提供することが可能となる。

【0023】 実施の形態2. 図2は本発明の実施の形態2によるメモリモジュールを示す構成図であり、図において、21は多層基板、22は多層基板21にプリントされた回路配線、23は完全良品のSRAM(ランダムアクセス半導体メモリ)、24は不良番地を含むSRAM(ランダムアクセス半導体メモリ)、25はEEPROMである。

50 M(ランダムアクセス半導体メモリ)、25はEEPROM

(4)

特開平11-17098

6

5

OM (不揮発性半導体メモリ)、26は接続端子、27は電池である。SRAM23、24およびEEPROM25は回路配線22により接続端子26に接続されている。

【0024】前記実施の形態1のメモリモジュールがDRAMにより構成されたメモリモジュールであったのに対し、この実施の形態2のメモリモジュールはSRAMにより構成されている。不良番地をEEPROM25に格納する点は実施の形態1と同様である。

【0025】この実施の形態2で用いるSRAMは一般的に待機時の消費電流が小さく、高速であり、コンピュータシステムの電源をオフにしたりメモリモジュールをコンピュータシステムから取り外した場合でも電池27でデータを保持することができる。

【0026】以上のように、この実施の形態2においては、ランダムアクセス半導体メモリとして記憶情報を保持する機能を有したSRAMを用いており、不良番地を含むSRAMを廃棄することなくメモリモジュールに搭載して使用することが可能となり、これにより、良品であるSRAMのみを使用した場合より安価のメモリモジュールを提供することが可能となるとともに、コンピュータシステム間のデータを保持したまでのメモリモジュールの付け替えや電源OFF後のデータの保持等が可能な、高速・低消費電力のメモリモジュールとすることができます。

【0027】なお、上記実施の形態1および2においては、不良番地情報の格納用の不揮発性半導体メモリとしてEEPROMを用いたが、EEPROMの代わりにEPROMやPROM等を用いることも原理的には可能である。ただし、EEPROMを用いることにより、メモリモジュールの出荷前のスペック試験等において新たに発見された不良番地を書き加える更新を行ったり、パソコン用コンピュータ等にメモリモジュールが搭載された後に発生した不良番地をパソコン用コンピュータ等のメモリチェック機能により検出してこの検出内容に従ってEEPROMの記憶情報を電気的に更新するなどが可能となるため、電気的に消去・書き込み可能なEEPROMを用いる方が望ましい。

【0028】

【発明の効果】以上のように、請求項1記載のメモリモジュールによれば、メモリモジュールの基板上に搭載さ

10

20

30

40

れるランダムアクセス半導体メモリのうち少なくとも1個に、一部に不良番地を有したランダムアクセス半導体メモリを用い、前記不良番地に関する情報を書き込まれた不揮発性半導体メモリを前記基板上に設けるようにしたため、不揮発性半導体メモリ中の不良番地情報をメモリモジュール外部に電気的に取り出して前記不良番地を使用しないように設定するなどのことが可能となり、これにより、不良番地を含むランダムアクセス半導体メモリを廃棄することなくメモリモジュールに搭載して使用することが可能となり、良品であるランダムアクセス半導体メモリのみを使用した場合より安価のメモリモジュールを提供することが可能となる効果がある。

【0029】請求項2記載のメモリモジュールによれば、前記不揮発性半導体メモリとして、電気的に消去・書き込み可能なEEPROMを用いるようにしたため、不揮発性半導体メモリのメモリモジュールへの搭載後、またはメモリモジュールのコンピュータシステムへの搭載後に、不良番地に関する情報を必要に応じて電気的に更新することができる効果がある。

【0030】請求項3記載のメモリモジュールによれば、前記ランダムアクセス半導体メモリとして、記憶情報を保持する機能を有したSRAMを用いるようにしたため、コンピュータシステム間のデータを保持したまでのメモリモジュールの付け替えや電源OFF後のデータの保持等が可能な高速・低消費電力のメモリモジュールとすることができます。

【図面の簡単な説明】

【図1】本発明の実施の形態1によるメモリモジュールを示す構成図である。

【図2】本発明の実施の形態2によるメモリモジュールを示す構成図である。

【図3】従来のメモリモジュールを示す構成図である。

【符号の説明】

1. 21 多層基板(基板)

2. 22 回路配線

3~6 DRAM(ランダムアクセス半導体メモリ)

7. 25 EEPROM(不揮発性半導体メモリ)


8. 26 接続端子

23. 24 SRAM(ランダムアクセス半導体メモリ)


(5)

特開平11-17098

【図1】



【図2】



【図3】

